在芯片上筑起高楼 电子堆叠新技术或将为AI硬件带去新可能
芯片是计算机产业的核心部件，其性能直接决定了计算机系统的性能。而一般情况下，采用算力来量化芯片的性能。随着近年来芯片技术的不断进步，芯片算力不断提升的同时，能效比等关键指标也得到了显著的进步。并且在整体设计上，芯片性能提升的同时，体积也得到了一定程度的控制，为电子设备的生产提供了重要的基础。 然而，无论是算力还是整体体积控制，都是基于芯片表面容纳晶体管的能力。时至今日，计算机芯片表面容纳晶体管数量已经接近物理极限，这也就意味着，再继续依赖传统工艺，在保证体积控制的前提下，芯片算力已经很难得到巨大提升。这也间接成为了限制计算机产业发展的一个瓶颈。尤其是在AI技术严重依赖芯片算力的今天，这一瓶颈带来的影响其实非常巨大。也正因如此，如何在芯片性能上获得提升，成为了该领域研究的一个热点。近日，美国麻省理工学院团队介绍了一种创新的电子堆叠技术，这种技术或将给芯片设计带去全新可能，并推动AI硬件高效发展。 据悉，该电子堆叠技术是在芯片上探索垂直扩展的一次成功尝试。其本质是通过堆叠晶体管和半导体元件来实现单个芯片上晶体管数量，从而增强其性能。然而为了实现这一点，该技术其实解决了非常多的基础难题。 例如，传统芯片采用硅片作为半导体元件生长的主要支撑平台，这种结构在单层的时候不会有什么问题，但是当需要设计多层结构时，硅片的体积劣势就会体现出来，多层硅带来的厚度不但影响了芯片设计灵活性，还会限制不同功能层之间的通信效率，本末倒置。 为此，设计团队改变了思路，提出了一种在足够低的温度下构建芯片方法。这种方法采用由过渡金属二硫属元素化物组成的单晶沟道材料，来保护电子元件，摒弃了对硅基板的依赖，允许高性能晶体管、内存以及逻辑元件在任何随机晶体表面构建。并且功能层之间接触更加直接，因此层间通信质量与速度均能够得到保障，芯片的体积由得到了合理的控制。 尽管，从生产成本的角度考虑，该技术普及还需要一段时间，但是这项技术的出现却给计算机产业的发展打开了新的方向。尤其是在如今越来越多的设备开始引入AI，AI对于计算机算力的需求日渐提升的趋势下，该技术投入到生产后，很大概率会冲击到未来AI硬件的性能。或许在不远的将来，我们手中的小型计算机设备，也能因此，获得不亚于如今大型计算机的性能，推动计算机技术更好的为我们的生活、工作服务。
